Hiệp hội Công nghệ JEDEC Solid State gần đây đã cập nhật tiêu chuẩn DDR5 SDRAM, giới thiệu các tính năng mới nhằm cải thiện bảo mật và độ tin cậy. Khi khối lượng công việc liên quan đến trí tuệ nhân tạo (AI) ngày càng tăng, nhu cầu về bảo mật mạnh mẽ và quản lý năng lượng ở cấp độ thiết bị bộ nhớ trở nên quan trọng hơn. Tiêu chuẩn DDR5 SDRAM mới, JESD79-5C, tích hợp tính năng đếm kích hoạt theo hàng (PRAC) để nâng cao tính toàn vẹn dữ liệu của DRAM. Tính năng này theo dõi các kích hoạt DRAM ở cấp độ chi tiết và cảnh báo hệ thống khi số lượng kích hoạt vượt mức, cho phép thực hiện các biện pháp khắc phục.

Christopher Cox, chủ tịch ủy ban JEDEC JC-42, nhấn mạnh tầm quan trọng của bảo mật trong thiết kế DRAM ở tất cả các loại như DDR, LPDDR, GDDR và HBM. Khi các lỗ hổng mới xuất hiện, chúng cần được xử lý nhanh chóng theo tiêu chuẩn bộ nhớ. PRAC là một phần của nỗ lực liên tục để tăng cường khả năng chống lại các mối đe dọa của DDR5 DRAM, bao gồm tấn công RowHammer. PRAC thêm các bộ đếm siêu nhỏ vào từng hàng DRAM, cho phép hệ thống giám sát hành vi đáng ngờ, chẳng hạn như kích hoạt lặp đi lặp lại các hàng có thể dẫn đến việc lật bit.

Khả năng phát hiện và giảm thiểu các cuộc tấn công RowHammer của PRAC là nâng cấp quan trọng đối với DDR5. Khi RowHammer xảy ra, các hàng ô nhớ bị kích hoạt lặp đi lặp lại, có thể gây hỏng dữ liệu. PRAC giúp theo dõi các lần kích hoạt hàng và cảnh báo hệ thống chủ khi vượt quá các ngưỡng cho phép. Việc thêm các tính năng như vậy cải thiện bảo mật nhưng cũng thường gây ra sự đánh đổi về hiệu suất. Các cơ chế bảo mật phức tạp như sửa lỗi và phát hiện hoạt động độc hại ảnh hưởng đến kích thước và hiệu suất của mạch tích hợp.

Song song với cập nhật bảo mật, quản lý năng lượng đã trở thành trọng tâm trong thiết kế DDR5. Rambus đã giới thiệu một dòng vi mạch quản lý năng lượng DDR5 (PMIC) mới cho các ứng dụng máy chủ. Những PMIC này giúp quản lý năng lượng hiệu quả hơn, cho phép tăng dung lượng bộ nhớ, thêm kênh bộ nhớ và cải thiện băng thông. Chúng đáp ứng các thông số kỹ thuật của JEDEC cho các yêu cầu dòng điện cực cao (PMIC5020), dòng điện cao (PMIC5000) và dòng điện thấp (PMIC5010).

Trong các thế hệ DDR trước, điều chỉnh nguồn điện được xử lý trên bo mạch chủ, yêu cầu điện áp thấp và dòng cao được cung cấp qua bo mạch chủ đến DIMM. Cách tiếp cận này trở nên khó khăn khi điện áp cấp nguồn giảm, dẫn đến mất điện áp do suy hao điện trở (IR drop). Với việc giới thiệu quản lý năng lượng trên DIMM trong DDR5, PMIC điều chỉnh nguồn trực tiếp trên mô-đun, loại bỏ phần lớn suy hao IR và đảm bảo tính toàn vẹn của nguồn điện.

PMIC của Rambus giúp điều khiển điện áp linh hoạt hơn, cho phép các trung tâm dữ liệu cung cấp điện áp cao hơn đến DIMM và giảm xuống khi cần thiết, nhờ đó duy trì các mục tiêu hiệu suất. Kiến trúc DIMM thông minh hơn này hỗ trợ việc tăng cường băng thông và dung lượng bộ nhớ lớn hơn của ngành mà không vượt quá giới hạn công suất trên cơ sở từng mô-đun.

Bảo mật vẫn là trọng tâm của Rambus. Kỹ thuật chuyển đổi và sắp xếp lại địa chỉ hàng (RAMPART) của Rambus được thiết kế để giảm thiểu các cuộc tấn công RowHammer bằng cách định lại địa chỉ trong DRAM. Cách tiếp cận này giới hạn việc lật bit do RowHammer trong một thiết bị duy nhất và khi được kết hợp với phát hiện và sửa lỗi, cho phép hệ thống bộ nhớ tự phục hồi khỏi các cuộc tấn công thành công. Bằng cách giải quyết cả vấn đề bảo mật và năng lượng, Rambus và JEDEC đang nỗ lực để đảm bảo rằng DDR5 vẫn đáng tin cậy, hiệu quả và an toàn.